瑞科視覺(jué)快速檢查的實(shí)時(shí)檢查，圖象采集的數(shù)據(jù)量大，提升圖象處理速度十分重要。提升圖象處理速度首要有兩種手段，一是改善和優(yōu)化圖象處理算法，算法既要簡(jiǎn)易快速，又要兼顧實(shí)際效果；二是改善和優(yōu)化實(shí)現(xiàn)算法的手段?，F(xiàn)在瑞科將給大伙兒介紹實(shí)視覺(jué)快速檢查提升檢查速度的首要幾大方面。
瑞科視覺(jué)快速檢查是如何提升檢查速度的
1、專(zhuān)用型集成電路(ASIC)。ASIC是針關(guān)于某一固定算法或應(yīng)用而專(zhuān)門(mén)設(shè)計(jì)的硬件芯片，有很強(qiáng)的實(shí)時(shí)性。但在實(shí)際應(yīng)用中存在開(kāi)發(fā)周期相對(duì)較長(zhǎng)、成本高、習(xí)慣性和靈活性差等缺點(diǎn)。
2、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。FPGA由多顆可編程的差不多邏輯單元合成的一顆2維矩陣，邏輯單元之間及其邏輯單元與I/O單元之間通過(guò)可編程連線(xiàn)展開(kāi)連接。FPGA能在設(shè)計(jì)上具有很強(qiáng)的靈活性，集成度、工作速度也在不斷提升，可實(shí)現(xiàn)的作用也越來(lái)越強(qiáng);同時(shí)其開(kāi)發(fā)周期短，體系易于維修和擴(kuò)展，可以大大地提升圖象數(shù)據(jù)的處理速度。
3、通用計(jì)算機(jī)網(wǎng)絡(luò)并行處理。這種處理構(gòu)造采納“多用戶(hù)機(jī)+網(wǎng)絡(luò)服務(wù)器”的模式，一顆圖象傳感器對(duì)應(yīng)一臺(tái)用戶(hù)機(jī)，網(wǎng)絡(luò)服務(wù)器實(shí)現(xiàn)信息內(nèi)容的構(gòu)成，圖象處理的大部分工作由軟件來(lái)進(jìn)行。該構(gòu)造盡管較為龐大，但升級(jí)維修便利、實(shí)時(shí)性較好。
4、大數(shù)字?jǐn)?shù)據(jù)信號(hào)處理器(DSP)。DSP是一種鮮明的微處理器，是以大數(shù)字?jǐn)?shù)據(jù)信號(hào)來(lái)處理大量信息內(nèi)容的器件。其工作原理是將接接到的模擬數(shù)據(jù)信號(hào)變換為“0”或“1”的大數(shù)字?jǐn)?shù)據(jù)信號(hào)，再對(duì)大數(shù)字?jǐn)?shù)據(jù)信號(hào)展開(kāi)修改、刪除和強(qiáng)化，并在其他體系芯片中把大數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式，事實(shí)上時(shí)運(yùn)行速度遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器。但是，DSP的系統(tǒng)仍是串行指令執(zhí)行體系，而且只是對(duì)某些固定的運(yùn)算展開(kāi)硬件優(yōu)化，故不能滿(mǎn)足許多的算法規(guī)定。
實(shí)時(shí)圖象處理體系中，底層的數(shù)據(jù)信號(hào)數(shù)據(jù)量大，對(duì)處理速度的規(guī)定高，但運(yùn)算構(gòu)造相對(duì)較為簡(jiǎn)易，適合采納FPGA以硬件模式來(lái)實(shí)現(xiàn);高層處理算法的特色是處理的數(shù)據(jù)量相對(duì)較少，但算法和操控構(gòu)造復(fù)雜，可安裝DSP來(lái)實(shí)現(xiàn)。因此，可以把二者的優(yōu)點(diǎn)結(jié)合在一起以兼顧實(shí)時(shí)性和靈活性。
東莞市瑞科科技有限公司，專(zhuān)注從事光學(xué)、視覺(jué)檢查十年余年可按用戶(hù)不一樣的檢查需求，為用戶(hù)出示非標(biāo)視覺(jué)檢查成套方案，及其相關(guān)產(chǎn)品測(cè)量的定制化服務(wù)。在產(chǎn)品的外型缺陷檢查、產(chǎn)品外形尺寸檢查，及其產(chǎn)品的細(xì)分選用有多樣化的行業(yè)經(jīng)驗(yàn)。
